DDR SDRAM حافظه تصادفی

DDR SDRAM حافظه تصادفی – ایران ترجمه – Irantarjomeh

مقالات ترجمه شده آماده گروه کامپیوتر

مقالات ترجمه شده آماده کل گروه های دانشگاهی

مقالات

چگونگی سفارش مقاله

الف – پرداخت وجه بحساب وب سایت ایران ترجمه(شماره حساب)ب- اطلاع جزئیات به ایمیل irantarjomeh@gmail.comشامل: مبلغ پرداختی – شماره فیش / ارجاع و تاریخ پرداخت – مقاله مورد نظر --مقالات آماده سفارش داده شده پس از تایید به ایمیل شما ارسال خواهند شد.

 SDRAM  DDR

حافظه دستیابی تصادفی با نرخ داده دوبل : عملکرد سریع، قیمت اقتصادی

خلاصه

در این مقاله رم SDRAM، با نرخ داده دوبل (DDR)،  و موارد ارتقا یافته در آن که سبب می‌شود تا پردازنده توانایی بدست آوردن سرعت دوبل پیک پهنای باند را داشته باشد، مورد بررسی قرار می‌گیرد. این مقاله همچنین فاکتورهای عدم سازگاری DDR SDRAM  و  SDRAM  و همچنین تاثیرات آن بر سرمایه‌گذاریهای مشتریان را توضیح می‌دهد. علاوه بر این، مقاله جاری دلیل مقبولیت گستردهDDR SDRAM و DDR-II بر انواع دیگر رم، تکنولوژی حافظه رقابتی در صنایع وابسته به سرور، را توضیح می‌دهد.

مقدمه

از آنجائیکه پهنای باند حافظه سیستم قدم چندانی در راه توسعه عملکرد پردازنده برنداشته است، یک ”فاصله عملکرد“ بین پردازنده و ساب‌سیستمهای حافظه بوجود آمده است. عملکرد پردازنده، که معمولا مترادف با تعداد ترانزیستورهای بر روی چیپ می‌باشد، هر دو سال یکبار دو برابر می‌شود. در مقایسه پهنای باند حافظه بسختی هر سه سال یکبار دو برابر می‌گردد. از اینرو، چنانچه پردازنده و عملکرد حافظه به این سرعت به افزایش خود ادامه دهند، فاصله عملکرد بین آنها زیاد خواهد شد. این فاصله عملکرد از بکارگیری موثر بسیاری از برنامه‌های کاربردی از قدرت کامل محاسباتی پردازنده‌های جدید ممانعت بعمل می‌آورد، چرا که پردازنده مجبور است تا از سرعت خود کاسته و منتظر رسیدن داده از حافظه سیستم شود.

افزایش سرعت باس حافظه می‌تواند باعث ارتقای همه‌جانبه عملکرد سیستم شود. با این وجود، چالشهای تکنولوژیکی و هزینه‌های بالای تولید از افزایش باس حافظه بوسیله طراحان سیستم جلوگیری می‌کند.

DDR SDRAM در سال ۱۹۹۷ بوسیله شورای مهندسی ابزارهای الکترونیک مشترک (JEDEC)، مجموعه استاندارد سازی مهندسی نیمه‌هادیهای اتحاد صنایع صنعتی، تعریف گردید. طراحی پیشرفته و نوآوری شده آن به مانند PC100، PC133  رم پیشرفته DDR SDRAM را قادر می‌ساخت تا با پهنای باند دو برابر، اما با قیمت مناسب رمهای SDRAM، کار کند. رمهای SDRAM و DDR SDRAM  خصیصه‌های بسیاری را به اشتراک گذاشته‌اند. این خصیصه‌ها تولیدکنندگان SDRAM و پردازنده‌های آزمایشی را بسوی DDR SDRAM سوق داد. با این وجود، این دو تکنولوژی غیرسازگار می‌باشند.

این مقاله موارد ارتقا یافته‌ای را که طراحان در جهت دوبله نمودن پهنای باند DDR SDRAM  در مقابل SDRAM بکار گرفته‌اند و همچنین دلیل آنکه چرا نمی‌توان DDR SDRAM را در سیستمهای SDRAM بکار گرفت را توضیح می‌دهد. خوانندگانی که با SDRAM آشنا نیستند می‌توانند به مقاله ”نوآوری تکنولوژی حافظه“ رجوع کنند.

DDR SDRAM حافظه تصادفی

DDR SDRAM

فاکتور اصلی که از افزایش پهنای باند SDRAM توسط طراحان جلوگیری بعمل می‌آورد سرعت باس حافظه می‌باشد. طراحان دریافتند که چنانچه بکوشند سرعت باس حافظه را با افزایش فرکانس ساعت باس افزایش دهند، بطور منفی بر روی جامعیت سیگنال تاثیر گذاشته‌اند. چرا؟ بدین دلیل که با افزایش فرکانس ساعت باس، سیگنال تایمر سخت‌تر خواهد شد. این سخت شدن باعث افزایش تداخل امواج  بین سیگنالها خواهد شد. جهت جلوگیری از تداخل امواج در سرعت بالا، مدارها را باید با دقت بیشتری ساخت که خود بطور قابل ملاحظه‌ای باعث افزایش قیمت سخت افزار خواهد گردید.

جهت ارتقای DDR SDRAM، طراحان پیشرفتهایی را در هسته SDRAM بوجود آوردند تا آنکه بتوان نرخ داده را افزایش داد. موارد ارتقا یافته عبارتند از:

• عملکرد

• ساعت انتقال دوبل

• باس داده بر‌اساس- سیگنال انتقال

• سیگنال کم ولتاژ SSTL_2

DDR SDRAM حافظه تصادفی

پریفچینگ (بارگیری از حافظه)

در SDRAM (شکل۱)، یک بیت، بر حسب سیکل ساعت، از حافظه آرایه سلول به بافر ورودی، خروجی (I/O) و یا صف داده (DQ)  انتقال می‌یابد. بافر I/O، بر حسب سیکل ساعت و پین، یک بیت را به باس ارسال می‌دارد (بر روی بلندی لبه سیگنال ساعت). به منظور دوبله نمودن سرعت داده، DDR SDRAM از یک تکنیک بنام پریفچینگ جهت انتقال دو بیت از آرایه حافظه به بافر I/O، از طریق دو خط لوله مجزا، استفاده می‌نماید. بافر I/O بیتها را بصورت ردیف قرار گرفته در  صف به همان خط خروجی ارسال می‌نماید. این پدیده بنام معماری پریفچ دوتایی خوانده می‌شود، چرا که این دو بیت داده از آرایه سلول حافظه قبل از قرار گیری در باس بصورت دوتایی بارگیری می‌شوند.

کلاکینگ انتقال دوبله

DRAM استاندارد، انتقال یک بیت داده را به باس بر اساس بلندی لبه سیگنال ساعت باس انجام می‌دهد، در حالیکه DDR SDRAM هم از بلندی و هم از فروافتادگی (افت و خیزهای) لبه‌های ساعت جهت انتقال داده به باس استفاده می‌کند(شکل۲). این تکنیک بنام کلاکینگ انتقال دوبله خوانده شده و می‌تواند دو برابر پهنای باند SDRAM، بدون افزایش فرکانس ساعت داده، را انتقال دهد. DDR SDRAM از نظر تئوریکی دارای میزان پیک (حداکثر) انتقال داده ۱٫۶ و ۲٫۱ گیگابایت در ثانیه در فرکانس ساعت ۱۰۰ مگا هرتز و ۱۳۳ مگا هرتز به ترتیب می‌باشد.

باس داده بر مبنای سیگنال آغاز انتقال

در یک سیستم سنکرون، خروجی داده و دریافت یا  کپچرینگ به انتقالات در ساعت باس حافظه اطلاق می‌شود. به هنگام انتقالات سیگنال ساعت، ‌یک سیگنال آغازین ارسال می‌شود. با این وجود، یک مدت زمان می‌بایست سپری گردد تا سیگنال ثبات خود را به دست آورد. همانگونه که در شکل ۳ نشان داده می‌شود،  زمان دسترسی   (t_AC) مجموع زمانی است که برای بازکردن خط خروجی از ساعت قبلی ”تیک“ بطول می‌انجامد. t_AC  بعنوان یک ارزش حداکثر مشخص می‌شود، چرا که یک چیپ DDR SDRAM می‌تواند دارای t_AC=4 ns باشد، در حالیکه چیپهای دیگر می‌توانند دارای t_AC=6 ns باشند. جهت توانایی ارسال داده بر اساس هر سیکل ساعت، t_AC می‌بایست به میزان کافی سریع باشد تا اجازه دهد سیگنال قبل از شروع عملیات خروجی واقعی تثبیت گردد.

DDR SDRAM حافظه تصادفی

تکنولوژی سیگنالیگ ولتاژ پایین SSTL_2

از دیگر تفاوتهای میان SDRAM و DDR SDRAM تکنولوژی سیگنال آنها می‌باشد. بجای استفاده از یک ولتاژ عمل کننده ۳٫۳V، DDR SDRAM از مشخصات سیگنالینگ ۲٫۵V بنام  ته‌ ـ سریهای‌ ـ لاجیک خاتمه-۲ (SSTL_2) استفاده می‌کند. این سیستم سیگنالینگ با ولتاژ کم باعث مصرف انرژی کمتری شده و پدیده اتلاف دما را نیز ارتقا داده است. SSTL_2 رفرانس یا مرجع داده در حال ورود را مرجع ولتاژ، V_REF، قرار می‌دهد که دارای تنها نیمی از ولتاژ عمل کننده، V_DDQ، (شکل ۴) می‌باشد. حالتهای بالا و پایین ورودی (V_IH و V_IL بترتیب) بعنوان مینی‌ولت‌های بالا و پایین V_REF تعیین گردیده‌اند.

سازگاری

رمهای DDR DIMM را بواسطه عدم سازگاری فیزیکی نمی‌توان در سرورهایی که تنها از رمهای استاندارد SDRAM DIMM پشتیبانی می‌کنند مورد استفاده قرار داد. DDR SDRAM DIMM دارای ۱۸۴ پین (شکل ۵) می‌باشد، در حالیکه SDRAM DIMM استاندارد، دارای ۱۶۸ پین می‌باشد. DDR DIMM تنها دارای یک شکاف بوده، اما SDRAM DIMM دارای دو شکاف است. کاربران جاری استفاده کننده از حافظه‌های PC100 و PC133 نباید نگران ناسازگاری ماژولهای DDR SDRAM  باشند، چرا که این ماژولها نیاز به سیستمهای DDR دارند.

شکل ۵٫ DDR SDRAM 184 پین، تنها دارای یک شکاف می‌باشد

ماژولهای DDR SDRAM را می‌توان در سیستم DDR با سرعت باس آهسته‌تر بکاربرد. با این وجود، این ماژولها همانند سرعت باس کار می‌کنند. یک  ماژول DDR SDRAM را می‌توان در سیستمی که دارای همین ماژولها با سرعت کمتر هستند بکار برد، ولی سرعت اجرای آن تنها به میزان سرعت باس یا کمترین ماژول خواهد بود، هر کدام که آهسته‌تر باشند.

سازندگان حافظه انواع گونه‌های غیربافری و رجیستر شده ماژولهایDDR SDRAM را عرضه می‌نمایند. ماژولهای DDR غیربافری، بار کلیه ماژولها را بر روی باس حافظه سیستم خواهند گذاشت. از اینرو معمولا آنها را در سیستمهایی مورد استفاده قرار می‌دهند که نیاز به ظرفیت زیاد حافظه نداشته باشد. ماژولهای DDR رجیستر شده تنها یک بار را در هر ماژول بر روی باس حافظه می‌گذارند، صرف‌نظر از آنکه چه مقدار از چیپهای DRAM بر روی ماژول باشد. بنابر این، ماژولهایDDR SDRAM رجیستر شده برای سیستمهای DDR که از ظرفیت بالایی برخوردار می‌باشند مناسبتر هستند.

DDR SDRAM حافظه تصادفی

عملکرد

DDR SDRAM در سرعتهای باس داده (فرکانس) تا ۴۰۰ مگاهرتز عمل می‌نماید. در این فرکانس،  از نظر تئوریکی، یک DDR SDRAM 64 بیتی دارای پیک پهنای باند ۳٫۲ GB/s می‌باشد. این باس داده در چنین فرکانسی با استفاده از کمک سیگنال آغازگر انتقال می‌تواند عمل نماید. با این وجود، ‌دستور باس از سیگنال آغازگر استفاده نمی‌کند و از اینرو می‌بایست جهت سنکرون ساعت از ست‌آپ یا نصب دستورات زمان استفاده نمود. با توجه به این مورد، با اینکه باس داده در سرعتهای بیش از ۴۰۰ مگاهرتز می‌تواند عمل می‌نماید، دستور باس تنها می‌تواند حداکثر در سرعت ۲۰۰ مگاهرتز کار کند.

Rambus DRAM (RDRAM)، یک طراحی گسترده سیستمی می‌باشد که اجازه می‌دهد تا انتقال داده را از طریق یک عمل کننده باس در محدوده‌های فرکانس بالای DDR SDRAM  داشته باشیم. بصورت ذاتی، ‌RDRAM توانایی عمل نمودن در سرعت ۸۰۰ مگاهرتز را داشته و حداکثر پهنای باند ۲٫۴ GB/s  را مهیا می‌نماید.

DDR SDRAM حافظه تصادفی

نتیجه‌گیری

DDR SDRAM عملکرد مناسب خود را در سرورها و ایستگاههای کاری ادامه می‌دهد، اما برای عملکرد زیر سیستم حافظه جهت دنباله‌روی از فرایندهای آینده، پهنای باند حافظه می‌بایست به صورت متوالی افزایش یابد. در مقایسه با تکنولوژی‌های حافظه متحول شده، با وجود آنکه پیشرفتهای تکنیکی، این موارد را قادر ساخته تا نرخهای داده بالاتری را بدست‌آورند، اما در عین حال باعث عدم سازگاری با استانداردSDRAM  نیز گشته است. DDR-II و DDR-III SDRAM به ما نوید می‌دهند تا فرایند عملکرد حافظه سیستمها همچنان به پیشرفت خود ادامه خواهد داد. DDR-III همچنین میزان مصرف کمتر و پهنای باند بیشتر را در مقایسه با DDR-II خواهد داشت.