پوشش سیلیکون ‌ بر عایق – SOI – فصل۲

پوشش سیلیکون ‌ بر عایق – SOI – فصل۲ – ایران ترجمه – Irantarjomeh

مقالات ترجمه شده آماده گروه برق – الکترونیک

مقالات ترجمه شده آماده کل گروه های دانشگاهی

مقالات

پوشش سیلیکون ‌ بر عایق – SOI – فصل۲

پوشش سیلیکون ‌ بر عایق  SOI

فصل ۲

ادوات FD-SOI و تکنولوژیهای پردازش

۱-۲ مقدمه

با توجه به تکنولوژی سیلیکون بر عایق (SOI)، MOSFETها در یک لایه Si نازک سطحی (لایه SOI) که بوسیله یک لایه عایق از بستر Si جدا شده اند، شکل می‌گیرند. این خصیصه ساختاری باعث می‌شود تا مزیت های متعددی برای افزاره‌های SOI در نظر گرفته شود، همانند سرعت بالا و توان مصرف پایین. ادوات SOI برحسب مد عملیاتی آنها به دو دسته تقسیم می‌شوند: نوع تهی شده کامل (FD) و نوع تهی شده جرئی (PD). تفاوت عمده این دو نوع ناشی از ضخامت لایه SOI می‌باشد که بر این مبنا این لایه به طور کلی برای ادوات FD-SOI نازک تر خواهد بود. در ادوات PD-SOI، یک ناحیه خنثی تهی نشده در انتهای لایه SOI وجود دارد، اما در ادوات FD-SOI، کل ناحیه به صورت کاملاً تهی شده خواهد بود. این امر مزیت های متعددی را برای ادوات FD-SOI سبب می‌شود، نظیر ولتاژ آستانه‌ای پایین، جریان نشتی کم و اثرات بدنه شناور کمتر. بواسطه این خصیصه ها، ادوات FD-SOI با توجه به مصرف ولتاژ مصرفی کمتر عملکرد بهتری را از خود نشان می‌دهند و کاهش ولتاژ تغذیه یکی از موثرترین روشها جهت کاهش توان مصرفی به شمار می‌آید. درک رفتار اساسی ادوات FD-SOI برای طراحی مدارات FD-SOI الزامی‌می‌باشد. این فصل در ابتدا خصیصه های اصلی ادوات SOI و تفاوت های بین ویژگی های FD و PD-SOI MOSFETs را تشریح می‌نماید و سپس به عنوان یک ابزار کمکی جهت طراحی این ادوات، یک آنالیز تئوریکی ویژگیهای DC مربوط به FD-SOI MOSFETs ارائه خواهد شد. در نهایت تکنولوژی پردازش ادوات    FD-SOI CMOS تشریح شده و مشکلات کاری و دیگر مسایلی که به هنگامی بروز خواهند نمود که لایه SOI از نازکی بسیاری برخوردار باشد، همراه با راه حل های متعدد مرتبط مورد بررسی قرار خواهند گرفت.

پوشش سیلیکون ‌ بر عایق – SOI – فصل۲

۲-۲٫ ادوات FD-SOI

۱-۲-۲٫ ویژگی های اصلی ادوات SOI

ادوات SOI CMOS در یک لایه Si سطحی یا بالایی نازک (لایه SOI) که از طریق یک لایه عایق از بستر مجزا شده‌اند، شکل می‌گیرند. یک عایق دیگر نیز به منظور تکمیل رویه ایزولاسیون nMOSFETs و pMOSFETs از یکدیگر مورد استفاده قرار می‌گیرد. در نتیجه، ساختار CMOS ایجاد شده بر روی بستر SOI ویژگی بهتری را با توجه به برخی از مضامین مقایسه‌ای در مقایسه با بستر های si– بالک متعارف از خود نشان می‌دهند، نظیر ظرفیت خازنی با پارازیت کمتر، عدم مشکلات مربوط به قفل شدگی (لچ‌آپ)، جریان نشتی کمتر پیوند و همچنین ایمنی بالاتر در مقابل خطای نرم. ظرفیت خازنی با حالت پارازیتی کمتر، که در ارتباط با سرعت بالا و توان مصرف کمتر انرژی می‌باشد ذیلاً تشریح خواهد شد.

به منظور آنکه سیگنالها بتوانند در داخل یک LSI انتشار یابند، MOSFET ها می‌بایست نسبت به شارژ و دشارژ ظرفیت تحمل بار شامل ظرفیت پیوند درین، ظرفیت گیت و ظرفیت پیوند درونی یا متقابل اقدام نمایند. در بین آنها، ظرفیت پیوند درین در یک SOI MOSFET در حدود یک مرتبه بزرگی، در مقایسه با ابزاری که با استفاده از بسترSi– بالک تولید شده است، کوچکتر خواهد بود.

همانگونه که در شکل ۱-۲ نشان داده شده است، ظرفیت پیوند درین یک SOI MOSFET را می‌توان به ظرفیت پیوند عمودی (C_JV) بین درین و بستر و ظرفیت پیوند افقی (C_JL) بین حایل درین و بدنه تقسیم نمود. پس از آن C_JV را می‌توان به پیوند سری ظرفیت (C_JVB) اکسید مدفون (BOX، لایه اکسید سیلیکون با حالت گذردهی ۳/۱ در مقایسه با Si) و ظرفیت (C_JVD) لایه تهی که در زیر BOX گسترش می‌یابد، تجزیه نمود. ضخامت ناحیه بدنه به طور معمول بیش از ۰٫۱ الی ۰٫۲ میکرومتر در بستر های SOI برای مدارهای CMOS نخواهد بود و ناحیه پیوند بدنه – درین بسیار کوچک می‌باشد. در نتیجه، C_JL نیز کوچک خواهد بود. به هنگامی‌که نسبت به ساخت یک SOI nMOSFET بر روی بستر نوع – P اقدام می‌شود، لایه درین یک نوع n⁺ را ایجاد نموده بگونه ای که تفاوت پتانسیل حفظ می‌گردد، حتی به هنگامی‌که ولتاژ درین صفر می‌باشد، که به علت تفاوت بین سطوح فرمی لایه درین و بستر است. بر این مبنا لایه تهی در زیر BOX شکل می‌گیرد. در طی عملیات مدار، با وجود آنکه پتانسیل لایه درین از صفر به ولتاژ تغذیه تغییر می‌کند، لایه تهی در هر پتانسیل در زیر سطح BOX تشکیل می‌گردد.

…

پوشش سیلیکون ‌ بر عایق – SOI – فصل۲

۲-۲-۲٫ مدهای عملیاتی SOI MOSFETs

SOI MOSFET ها دارای دو مد عملیاتی می‌باشد: کاملاً- تهی (FD) و نسبتاً- تهی (PD). تفاوت بین این دو با توجه به شکل ۴-۲، که nMOSFET را بعنوان یک مثال مدنظر قرار می‌دهد، تشریح می‌گردد. در این شکل، (الف) ساختار سطح مقطع یک FD-SOI MOSFET نشان داده شده است. (ب) یک نمودار نوار انرژی در امتداد خط  را نشان می‌دهد (در الف)، که به سمت سورس، بدنه و درین در نزدیک انتهای ناحیه بدنه امتداد می‌یابد و (ج) یک نمودار نوار انرژی است که معرف آن می‌باشد که چگونه نوارهای انرژی در امتداد خط  در (الف) تغییر می‌یابند، که از لایه اکسید گیت به سمت پایین در جهت ناحیه بدنه نزدیک انتهای سورس جریان می‌یابد. شکلهای منطبق برای یک PD-SOI MOSFET در شکل ۴-۲ (د- ه) نشان داده شده اند. در یک افزاره FD-SOI، کل ناحیه بدنه در دو حالت «ON» و «OFF»، همانگونه که در شکل ۴-۲ (الف) نشان داده شده است، تهی گردیده است. این امر بواسطه این حقیقت می‌باشد که افزاره FD-SOI معمولاً دارای ناحیه بدنه نازکتری در مقایسه با افزاره PD-SOI می‌باشد. به طور مثال، ناحیه بدنه در افزاره PD-SOI از ضخامت حدوداً ۱۰۰ الی nm 200 برخوردار می‌باشد، اما در افزاره FD-SOI در بیشترین میزان این مقدار در حدود nm 50 ضخامت خواهد داشت.

…

۳-۲-۲٫ ویژگی های اصلی MOSFETs – PD-SOI و FD-SOI

الف- بروز نوسان کینک (Kink) در ویژگیهای جریان- ولتاژ درین

شکل ۶-۲ نشان دهنده ویژگیهای جریان – ولتاژ درین nMOSFETs – FD-SOI و PD-SOI می‌باشد. ادوات PD-SOI آنچه را تحت عنوان نوسان کینک (Kink) خوانده می‌شود را نشان می‌دهند، که در حقیقت صعود یا خیز شدید در جریان درین و به هنگامی‌می‌باشد که ولتاژ درین در یک ولتاژ گیت ثابت افزایش می‌یابد. همانگونه که در بخش ۲-۲-۲ ذکر شد، الکترون ها که در کانال در حال جریان هستند سرعت یافته و به سطوح بالاتر انرژی در ناحیه میدان الکتریکی قوی در نزدیکی درین جهش یافته و از این طریق باعث بوجود آمدن تعداد زیادی از الکترون ها و حفره‌ها با استفاده از یونش ضربه‌ای می‌گردند. الکترون ها به سمت درین جریان یافته و حفره‌ها نیز به سمت سورس در امتداد انتهای ناحیه بدنه جهت می‌یابند. از آنجایی که مانع یا سد پتانسیل در برابر حفره‌ها در انتهای ناحیه سورس وجود دارد، این حفره‌ها شروع به تجمع یافتگی در ناحیه بدنه می‌نمایند و به هنگامی‌که این تجمع یافتگی بیشتر و بیشتر شد، پتانسیل بدنه افزایش یافته و ارتفاع  سد کاهش می‌یابد، که این کار اجازه خواهد تا حفره‌های بیشتری به سمت خارج از سورس در امتداد مانع یا سد جریان یابند. در نتیجه، تعداد حفره‌هایی که می‌توانند در ناحیه بدنه تجمع یابند به اندازه  تعدادی است که به سمت سورس جریان یافته و از این طریق باعث ایجاد بالانس از نظر تعداد بوجود آمده بوسیله یونش ضربه ای می‌گردد.

…

ب. شیب زیرآستانه‌ای تند در FD-MOSFETs

یکی از خصیصه‌های مهم FD-SOI MOSFETs در زمینه ویژگیهای زیرآستانه‌ای تند آنها می‌باشد. نوسان زیرآستانه‌ای یک افزاره FD-SOI نزدیک به mV/dec 60 در دمای اتاق خواهد بود که تحت عنوان یک مقدار محدود کننده برای MOSFETs به حساب می‌آید. خصیصه‌های زیرآستانه‌ای عبارتند از ویژگیهای جریان درین در برابر جریان گیت (I_D در برابر V_G) در ولتاژهای گیت زیر ولتاژ آستانه. در این ناحیه، جریان درین به صورت نمایی با ولتاژ گیت افزایش می‌یابد چرا که این مورد، همانگونه که در فرمول ذیل نشان داده شده است، در تناسب با تعداد حامل ها با انرژی حرارتی کافی جهت قطع مانع پتانسیل بین سورس و کانال خواهد بود:

…

ج. اثرات بدنه شناور دینامیکی

از آنجاییکه یک افزاره SOI به صورت کامل ایزوله می‌باشد، پتانسیل بدنه ثابت نبوده و به دلایل متعددی با تغییر روبرو می‌باشد.  تأثیراتی که به واسطه چنین تغییراتی بوجود می‌آیند به صورت جمعی تحت عنوان اثرات بدنه شناور خوانده می‌شوند. علی الخصوص، اثرات بدنه شناور دینامیکی به هنگامی ‌ممکن است رخ دهند که افزاره خاص، که در یک مدار در حال کار می‌باشد، رفتار پیچیده ای را از خود نشان دهد. دلایل اصلی تغییرات در پتانسیل بدنه یونش ضربه ای و توزیع مجدد حامل اکثریت در ناحیه بدنه می‌باشد، که به هنگامی ‌رخ خواهند داد که گیت و درین بین سطوح بالا و پایین سوئیچ می‌شوند. این بخش چنین پدیده ای را مورد بررسی قرار داده و نشان خواهد داد که ادوات FD-SOI از ثبات بیشتری در مقایسه با ادوات PD-SOI با توجه به اثرات بدنه شناور برخوردار می‌باشند.

…

د- اثرات دو قطبی پارازیتی در FD-SOI MOSFETها

بخش عمده مضامین ادعا شده در خصوص FD-SOI MOSFETها آن است که آنها قابلیت متوقف سازی پدیده کینک (kink)  در ویژگیهای ولتاژ- جریان درین بدون استفاده از ترمینال بدنه را دارا می‌باشند. اما با وجود آنکه چنین حالتی پیش نمی‌آید، ادوات مربوطه هنوز نیز مستعد نوعی از اثر حجم شناور می‌باشند که تحت عنوان اثرات دو قطبی پارازیتی خوانده می‌شود. این اثرات به هنگامی‌رخ می‌دهند که سورس، بدنه و درین MOSFETها به عنوان امیتر، بیس و کنکتور ترانزیستورهای پارازیتی عمل می‌نمایند که در آنها جریان اصلی شامل حامل های اکثریت تولید شده به وسیله یونش ضربه ای می‌باشد. از آنجاییکه ناحیه بدنه از حالت تهی شدگی بیشتری در نوع FD در مقایسه با PD برخوردار است، راندمان تزریق امیتر ترانزیستورهای دو قطبی پارازیتی بالاتر می‌باشد که باعث خواهد شد تا چنین اثراتی با احتمال بیشتری رخ دهند. به هنگامی‌که آنها اتفاق می‌افتند، یک سری از پیامدها را می‌توان انتظار داشت، نظیر کاهش در ولتاژ شکست بین سورس و درین، ویژگیهای زیرآستانه‌ای تند غیرعادی فراتر از محدوده  تئوریکی، جریان off بزرگتر و ولتاژ آستانه‌ای کوچکتر.

…

ه- تأثیرات خود حرارتی

ما تأثیرات سودمند لایه عایق مدفون، در زیر یک SOI MOSFET، بر روی ویژگیهای الکتریکی را مشاهده نمودیم. با این وجود، ویژگیهای حرارتی را نیز باید مدنظر قرار داد. رسانایی گرمایی لایه اکسید سیلیکون که معمولاً برای عایق مدفون مورد استفاده قرار می‌گیرد به میزان  می‌باشد، که به میزان دو مرتبه بزرگی کوچکتر از نوع Si () می‌باشد. در نتیجه، گرمای ژول بوجود آمده به وسیله جریان درین براحتی قابلیت فرار از طریق BOX و بستر مربوطه را نخواهد داشت. این امر منجر به بوجود آمدن حالت خودگرمایی شده که سبب افزایش دمای کانال می‌گردد.

…

پوشش سیلیکون ‌ بر عایق – SOI – فصل۲

۳-۲ اساس تئوریکی عملکرد ادوات FD-SOI: عملکرد DC

شکل ۱۷-۲ نشان دهنده یک شماتیک سطح مقطع SOI MOSFET می‌باشد. ذیلاً، ما یک  SOI MOSFET n– کانال را در نظر می‌گیریم. از آنجاییکه در داخل بدنه دو کانال موجود می‌باشد، شش گردش جریان در شروع پدیده وارونگی وجود دارند: جریان کانال- جلویی، جریان کانال – عقبی، جریان های تونلینگ باند به باند در ناحیه جلویی و عقبی فصول مشترک پیوند درین و جریان های تزریق دوبل در پیوند سورس. از طرف دیگر، در ناحیه زیرآستانه‌ای، جریان های زیرآستانه‌ای در فصول مشترک جلویی و عقبی وجود خواهند داشت. این فصل بر روی ویژگیهای DC ادوات FD-SOI MOSFET تمرکز داشته و آنالیز تئوریکی ویژگی های جریان زیرآستانه‌ای و پس‌آستانه‌ای، به عنوان کمکی جهت طراحی ادوات، را ارائه می‌نماید.

…

۱-۳-۲ ویژگی های زیرآستانه ای

بسیاری از مقالات ویژگیهای اساسی خصیصه های زیرآستانه‌ای FD-SOI MOSFET را مورد بررسی قرار داده اند. ظرفیت ورودی شامل ۴ جزء به صورت سری می‌باشد: (۱) ظرفیت عایق گیت، (۲) ظرفیت لایه SOI (که مساوی با لایه تهی یک MOSFET بالک می‌باشد)، (۳) ظرفیت عایق مدفون و (۴) ظرفیت لایه تهی زیر عایق مدفون، در صورتی که عایق مدفون نازک باشد. در نتیجه، ظرفیت ورودی موثر در ناحیه زیرآستانه‌ای کاملاً اندک می‌باشد، که خود باعث می‌شود تا نوسان زیرآستانه‌ای اندک گردد.

…

۲-۳-۲ ویژگی های پس آستانه ای

در ناحیه پس آستانه ای، جریان درین به صورت ذیل عرضه می‌گردد:

…

۳-۳-۲ تأثیرات کانال – کوتاه

در ابتدا، ما عبارت تئوریکی برای ولتاژ آستانه یکFD-SOI MOSFET  را بیان می‌داریم. تقریب تهی و معادله پواسون نسبت ذیل را حاصل می‌آورد:

…

پوشش سیلیکون ‌ بر عایق – SOI – فصل۲

۴-۲ تکنولوژی پردازش FD-SOI CMOS

تکنولوژی پردازش SOI برای مدارهای CMOS کاملاً مشابه با تکنولوژی به کار گرفته شده برای ادوات Si– بالک می‌باشد. تفاوت ساختاری اصلی آن است که ویفرهای SOI دارای یک لایه اکسید مدفون (BOX) بین لایه SOI و بستر سیلیکون می‌باشند. به یک عبارت، لایه BOX باعث ساده سازی فرآیند ساخت می‌شود، چرا که فراهم آورنده یک ساختار ایزولاسیون کامل خواهد بود. از طرف دیگر، تکنولوژی های پیچیده‌ای برای پردازش لایه SOI، مخصوصاً لایه SOI نازک ادوات FD-SOI، باعث خواهد شد تا فرآیند SOI پیچیده‌تر از فرآیند بالک گردد.

…

۱-۴-۲ فرآیند ساخت ادوات FD-SOI CMOS

مراحل اصلی برای ساخت ادوات FD-SOI CMOS به صورت شماتیکی در شکل ۲۰-۲ نشان داده شده است. برای هر مرحله، فرآیندهای Si – بالک و FD-SOI مورد مقایسه قرار گرفته و تفاوت ها و مزایای آنها نیز مشخص شده است.

…

۲-۴-۲٫ مشکلات و راه حل ها در تکنولوژی پردازش FD-SOI

به منظور حاصل آوردن یک بدنه کاملاً تهی و متوقف نمودن اثرات کانال – کوتاه (SCE) در ادوات SOI CMOS کوچک شده، لایه SOI می‌بایست بسیار نازک باشد (). مشکل تولید انبوه ادوات FD-SOI ناشی از نازکی این لایه می‌باشد. مشکلات اصلی و برخی از راه حل های مربوطه در شکل ۲۲-۲ ارائه شده اند.

…

۵-۲٫ خلاصه

این فصل ادوات FD-SOI و تکنولوژی های پردازش آن را تشریح نموده است. در ابتدا، خصیصه های اصلی ادوات SOI معرفی شده و با ادوات نوع بالک مقایسه گردید و تفاوت بین مدهای عملیاتی FD و PD نیز تشریح شد. علاوه براین، ویژگی های اصلی ادوات MOSFET از نوع FD و PD-SOI (تاب خوردگی، شیب زیرآستانه ای، اثرات بدنه شناور، اثرات دوقطبی پارازیتی، اثرات خودگرمایی) مورد بررسی قرار گرفت و مزیت های ادوات FD-SOI در مقایسه با ادوات PD-SOI ذکر گردید. ویژگیهای DC ادوات FD-SOI MOSFETs بر حسب جریان های زیرآستانه ای و پس آستانه ای مورد بحث قرار گرفت و در نهایت فرآیند ساخت FD-SOI CMOS معمولی برای نسل ربع – میکرونی تشریح شد و مشکلات این فرآیند در ارتباط با نازکی لایه SOI ادوات FD-SOI همراه با راه حل های آنها مورد بحث قرار گرفت.

پوشش سیلیکون ‌ بر عایق – SOI – فصل۲