الف – پرداخت وجه بحساب وب سایت ایران ترجمه(شماره حساب)ب- اطلاع جزئیات به ایمیل irantarjomeh@gmail.comشامل: مبلغ پرداختی – شماره فیش / ارجاع و تاریخ پرداخت – مقاله مورد نظر --مقالات آماده سفارش داده شده پس از تایید به ایمیل شما ارسال خواهند شد.
قیمت
قیمت این مقاله: 25000 تومان
(ایران ترجمه - irantarjomeh)
توضیح
بخش زیادی از این مقاله بصورت رایگان ذیلا قابل مطالعه می باشد.
الگوریتم های تولید الگوی آزمون بطور اتوماتیک قابلیت ایجاد الگوهای آزمون مدار را دارا می باشند و علاوه براین می توانند نسبت به مشخص نمودن لاجیک / منطق زاید مرتبط با مدار و مقایسه رویه های پیاده سازی مختلف مدار اقدام نمایند. آزمون کاربردی برای مدارهای بزرگ و آزمایش پرتوی الکترونی (E-beam) بسیار پر هزینه می باشد. جهت فایق آمدن بر مشکلات فوق الذکر از آزمون ساختاری استفاده می شود. الگوریتم D برای تولید الگو پیشنهاد شد، اما این الگوریتم برای آن دسته از خرابی هایی که نیازمند آن می باشند تا مسیرهای متعددی به صورت همزمان حساس سازی شوند کاملا ناکارا می باشد. جهت مرتفع سازی این نقص سیستم تصمیم گیری مسیر مبنا (PODEM) ارائه شد. این سیستم اقدام به گسترش درخت تصمیم باینری تنها در امتداد متغیرهای ورودی اصلی / اولیه می نماید و از این طریق سبب تسریع الگوریتم می گردد. الگوریتم PODEM دارای روتین فرعی جهت کنترل وجود D-frontier است. در صورت عدم وجود، این الگوریتم به سرعت رویه پیمایش معکوس (backtrack) را اعمال داشته و از این طریق سبب تسریع سرعت پردازش خواهد شد. چنین موردی به عنوان یک روش مهم به شمار می آید که به وسیله Goel در PODEM ارائه شده است.
تصمیم گیری مسیر مبنا (PODEM)
۱- مقدمه
ایجاد اتوماتیک الگوی – آزمون (ATPG) به عنوان فرآیند ایجاد الگوهایی جهت آزمایش یک مدار به شمار می آید. الگوریتم های مرتبط با ایجاد آزمون به صورت اتوماتیک غالبا بر روی روش هایی جهت ایجاد الگوهای آزمون برای مدارهای ترکیبی تمرکز دارند. این الگوهای آزمون برای ورودی اصلی به کار گرفته شده و تاثیرات آن را می توان در خروجی های اصلی مدار نیز مشاهده نمود. این الگوها تحت عنوان مجموعه آزمون خوانده می شوند که احتمالا سبب خواهند شد تا کلیه مدارهای معیوب رفتار متفاوتی را در مقایسه با مدارهای درست در خروجی های اصلی از خود نشان دهند. ما می بایست قادر به کاربرد مجموعه آزمایشی از نقطه نظر صرفه اقتصادی آن برای کلیه مدارهای تولید شده باشیم. برنامه های کاربردی ATPG قابلیت تولید مجموعه کاملی از الگوهای آزمون را خواهند داشت که سبب آشکار شدن مدار معیوب می شود. برای یک مدار با خطوط ورودی n، الگوهای ورودی ۲n را می توان ایجاد نمود. در صورتی که مقدار n در مرتبه صدگان باشد، یکATE موجود، با عملکرد ۱ گیگا هرتزی، به میزان تقریبا ۱۰۲۲ سال طول خواهد کشید تا آنکه قابلیت کاربرد کلیه الگوهای ترکیبی ورودی برای انجام آزمون مدار را داشته باشد، که خود کاملا غیر عملی خواهد بود. آزمون E-beam اجازه مشاهده سیگنال های داخلی مدار از طریق ایجاد تصویری از مدار را خواهد داد. در این تصویر، گره ها شارژ شده منطق ۰ و منطق ۱، به رنگهای مختلف نشان داده شده اند. اما این روش بسیار پر هزینه می باشد و تنها برای کاربردهای خاصی از آن استفاده می شود.
از این رو، برای مدارهای بزرگتر، روش جایگزین برای آزمون کاربردی اعمال برخی از فرضیه های ساده در زمینه خرابی های محتمل می باشد. الگوریتم های ATPG اقدام به درج یک مورد خرابی به داخل مدار نموده و پس از آن، آن مورد را فعال ساخته و موجب می شوند تا تاثیر آن به خروجی اصلی قابل بررسی انتشار یابد. مدار معیوب نوعی خروجی را ایجاد می نماید که متفاوت از یک مدار عاری از عیب خواهد بود. سه نوع از بهترین الگوریتم ها برای ATPG عبارتند از: الگوریتم D، PODEM و FAN. الگوریتم D به هنگام ایجاد خرابی ها در یک مدار ترکیبی که نیازمند مسیرهای متعددی جهت حساس سازی همزمان به منظور تشخیص آنها می باشد، از کارایی مطلوبی برخوردار نخواهد بود. در بدترین حالت، الگوریتم D نیازمند حساس سازی هر ترکیب محتمل مجموعه گیتها / دروازه ها در یک مسیر از محل خرابی می باشد و این مورد می تواند شامل تعداد زیادی از ترکیبات غیر ضروری گیتهای حساس شده باشد. جهت ارتقای این ناکارآمدی الگوریتم D، سیستم PODEM (تصمیم گیری مسیر مبنا) به وسیله Goel ارائه شد.
تصمیم گیری مسیر مبنا (PODEM)
۲- درخت تصمیم
مدار نشان داده شده در شکل (۱ الف) را می توان به عنوان درخت باینری که در شکل (۱ ب) ارائه شده است در نظر گرفت. این درخت باینری معرف کلیه هشت الگوی ورودی مدار می باشد. با آغاز کار از بالاترین گره، در صورتی که شاخه سمت چپ انتخاب شده باشد، بنابراین سیگنال A مقدار ۰ می گیرد، در صورتی که شاخه سمت راستی انتخاب شود، سیگنال A برابر ۱ خواهد بود. مقادیر متعاقب برای دیگر ورودی های B و C با توجه به حرکت به سمت پایین درخت باینری انتخاب می شوند. کلیه الگوهای ورودی تحت پوشش قرار می گیرند. پایین ترین سطح دارای برچسب خروجی “مدار خوب” برای ترکیبات سیگنال منطبق خواهد بود. کلیه الگوریتم های ATPG به طور تلویحی اقدام به جستجوی این درخت می نمایند تا الگوهای آزمون را بیابند [۳].
تصمیم گیری مسیر مبنا (PODEM)
۳- ایجاد یک مجموعه آزمون
یک سری از فرضیه ها قبل از ایجاد مجموعه آزمون مد نظر هستند. آنها عبارتند از:
خطای مدار به واسطه تنها “مانده در – خرابی” (stuck-at faults) . یک گره در این مدار به طور همیشگی دارای مقدار ۱ (مانده در- ۱) یا ۰ (مانده در -۰) می باشد.
تنها یک “مانده در – خرابی” در مدار معیوب وجود دارد. مجموعه آزمون می بایست شامل الگوهای ورودی باینری باشد که مشخص کننده تفاوت در خروجی های اصلی است. برخی از خرابی ها در این مدار قابل شناسایی نبوده و تحت عنوان خطاهای زاید خوانده می شوند. شکل ۲ نشان دهنده نمونه مدار ترکیبی است. اجازه دهید تا خروجی گیت S “مانده در- ۰” باشد. جهت ایجاد یک الگو برای این خرابی سه مرحله ذیل دنبال می شوند. [۳] [۴].
تصمیم گیری مسیر مبنا (PODEM)
۴- برخی از تعاریف اصلی
الف. پسگردی
پسگردی، بعنوان حرکت یک مقدار هدف به سمت عقب از خروجی یک جزء اولیه به یک یا چند ورودی مربوط بخود آن تا زمانی که دسترسی به یک ورودی اصلی حاصل شود.
ب. پسگشتی
پسگشتی، بعنوان برگشت به عقب و جستجو در نمودار مربوطه جهت حل یک معضل از طریق سعی در آزمودن پارامترهای تخصیصی جایگزین در گره های تخصیص یافته قبلی می باشد.
ج. D Frontier
مجموعه ای از گیتها، نزدیک ترین آنها به خروجی های اصلی که دارای یک یا چند مقدار D در خروجی ها، یک مقدار D در ورودی ها، و یک مقدار X در خروجی آنها می باشد.
د. مخروط خرابی
بخشی از مدار که سیگنال های آن به وسیله جلوگردی توپولوژی مدار قابل دسترسی خواهد بود که نقطه آغازین آن در محل خرابی بوده و تحت عنوان مخروط خرابی خوانده می شود.
ه. جلو استلزام (Forward Implication)
به هنگامی که یک ورودی به گیت منطقی دارای برچسب معنی داری می باشد، خروجی آن را می توان به صورت منحصر به فردی مشخص نمود که این خیصه تحت عنوان «جلو استنباط» خوانده می شود.
و. پس استلزام (Backward Implication)
چنین موردی به عنوان تشخیص منحصر به فرد کلیه ورودی های یک گیت برای یک خروجی مشخص و احتمالا برخی از ورودی ها می باشد [۴].
تصمیم گیری مسیر مبنا (PODEM)
۵- نمودار PODEM
شکل ۳ نشان دهنده گردش سطح بالای الگوریتم PODEM می باشد [۳]. الگوریتم PODEM تنها در امتداد متغیرهای ورودی اصلی (PI) اقدام به گسترش درخت باینری تصمیم می نمایند و نه در امتداد کلیه سیگنال های مدار. چنین موردی سبب کاهش اندازه این درخت از ۲n به ۲no-pis خواهد شد، که در آن n تعداد گیتهای منطقی و no-pis تعداد ورودی های اصلی می باشند. Goel مفهوم مرتبط با این اهداف را در الگوریتم های ATPG ارائه داده است. یک روتین فرعی که تحت عنوان X-PATH-CHECK خوانده می شود جهت کنترل این موضوع که آیا D-frontier هنوز وجود دارد یا خیر ارائه گردیده است. در صورت عدم وجود، PODEM فورا اقدام به پس گشت می نماید. هدف اصلی آن است که الگوریتم ATPG به صورت نزدیکتری در ارتباط با رویه انتشار D یا با یک PO باشد. فرآیند پسگردی یک تخصیص PI را حاصل نموده و هدف اصلی را تحت پوشش قرار می دهد. PODEM قابلیت انتخاب مسیر دارای کوتاه ترین طول از هدف به یک PO را خواهد داشت.
تصمیم گیری مسیر مبنا (PODEM)
۶- آنالیز الگوریتم PODEM
الگوریتم PODEM از طریق مثال ذیل تشریح می شود. مدار شکل ۴ را در نظر بگیرید. خط s بصورت مانده در- ۱ به شمار می آید. تاثیر خرابی می بایست به سمت یک خروجی اصلی هدایت و انتشار یابد. دو مسیر در این زمینه مشخص شده اند: s-Y با فاصله سطح ۱ از PO و s-u-v-Z به عنوان فاصله سطح ۲ از یک PO . الگوریتم PODEM قابلیت انتخاب s-Y به عنوان مسیر انتشار خرابی را خواهد داشت چرا که این مورد دارای فاصله حداقلی بین هدف و PO می باشد. هدف اصلی تنظیم ۱ r می باشد، که قابلیت حساس سازی خرابی به s را خواهد داشت. مرحله بعد پسگرد از r می باشد. به منظور مشخص نمودن r به عنوان ۱، n و f نیز می بایست هر دو مورد به ۱ یا ۰ تنظیم شوند. از آنجایی که تنظیم ۰ در f دارای حداقل کنترل پذیری خواهد بود، ما n را بعنوان۰ تنظیم نمودیم، که خود سبب تنظیم m به ۰ شده است. …
تصمیم گیری مسیر مبنا (PODEM)
۷- الگوریتم PODEM
الف. شبه کد پسگشت (Backtrace Pseudocode)
این الگوریتم برای انجام یک عمل پسگشت به شرح ذیل ارائه می شود [۳].
تصمیم گیری مسیر مبنا (PODEM)
۸- شناسایی موارد زاید
مزیت اصلی الگوریتم های ترکیبی ATPG شناسایی سخت افزار غیر ضروری یا زاید در مدار می باشد. جهت حساس نمودن خرابی مانده در -۰ در شکل ۶، هر دوی ورودی های A و B گیت AND می بایست به ۱ برسند. این تخصیص سبب می شود تا ورودی گیت OR نیز ۱ گردد که خود سبب بلوکه نمودن یا انسداد خرابی به PO خواهد شد. از اینرو شرط مرتبط با حساس نمودن خرابی سبب بلوکه نمودن خرابی و در نتیجه عدم انتشار آن به PO خواهد شد. این خرابی قابل آزمون نبوده و خود معرف حضور سخت افزار زاید می باشد. از آنجایی که این خرابی سبب تغییر رفتار مدار نخواهد شد، ما می توانیم d را به طور دائمی به زمین متصل نماییم. هم اکنون ما قابلیت جایگزینی گیت OR با یک سیم را خواهیم داشت. از این رو مدار غیر زاید به یک سیم از B به E افت می نماید. مزیت های اصلی شناسایی موارد زاید و حذف آنها عبارتند از: کاهش اتلاف قدرت، کاهش تاخیر [۳].
تصمیم گیری مسیر مبنا (PODEM)
۹- نتیجه گیری
سیستم تصمیم گیری مسیر مبنا (PODEM) به عنوان یک سیستم کارا در زمینه ایجاد الگوهای آزمون برای تست مدارهای ترکیبی دیجیتال مطرح می باشد. این سیستم در نهایت کلیه ترکیبات ورودی اولیه را تست نموده که این تست چه به صورت تلویحی یا صریح تداوم داشته تا آنکه به اتمام برسد. این سیستم به صورت صریح سعی در بررسی کلیه ترکیبات مشخص شده نموده و به صورت تلویحی نیز سعی می نماید تا موارد رد شده بواسطه تعارضات دو گانه را نیز مورد بررسی قرار دهد. پارامتری که مورد بررسی قرار نمی گیرند به طور موثر از فضای جستجو هرس شده و هرگز نیازی جهت انجام این آزمایش نمی باشد. این رویه هرس شدگی نمودار جستجو سبب خواهد شد تا سیستم PODEM مقصد خود را با بهره گیری از تکنیک شمارش ضمنی حاصل آورد. با توجه به دلیل فوق الذکر، سیستم تصمیم گیری مسیر مبنا (PODEM) به نظر از کارایی بیشتری در مقایسه با الگوریتم D، مخصوصا برای مدارهایی که دارای تعداد زیادی از گیتهای اختصاصی – OR می باشند، برخوردار خواهد بود.
لطفا به جای کپی مقالات با خرید آنها به قیمتی بسیار متناسب مشخص شده ما را در ارانه هر چه بیشتر مقالات و مضامین ترجمه شده علمی و بهبود محتویات سایت ایران ترجمه یاری دهید.
