ترانزیستورهای اثر میدانی نانو لوله کربنی با بازدهی کارآیی بالا

ترانزیستورهای اثر میدانی نانو لوله کربنی با بازدهی کارآیی بالا – ایران ترجمه – Irantarjomeh

مقالات ترجمه شده آماده گروه شیمی

مقالات ترجمه شده آماده کل گروه های دانشگاهی

مقالات

چگونگی سفارش مقاله

الف – پرداخت وجه بحساب وب سایت ایران ترجمه(شماره حساب)ب- اطلاع جزئیات به ایمیل irantarjomeh@gmail.comشامل: مبلغ پرداختی – شماره فیش / ارجاع و تاریخ پرداخت – مقاله مورد نظر --مقالات آماده سفارش داده شده پس از تایید به ایمیل شما ارسال خواهند شد.

فرآیندی برای ترانزیستورهای اثر میدانی نانو لوله کربنی با بازدهی و کارآیی بالا

چکیده

ترانزیستورهای اثر میدانی نانو لوله کربنی(CNTFETها) به عنوانی یکی از نمایندگان بالقوه برای CMOS دارای سیلیسیوم اضافی نانو الکترونیک مورد توجه قرار گرفته اند اما تولید CNTFETهای دارای کارآیی بالا و بازده بالا معمولا آسان نیست. در این تحقیق، ما  CNTFETهای دارای ورودی پایین محلی(LBG) همراه با مفهوم ابزار جدید و تکنولوژیهای فرآیند بهینه شده را ارائه می دهیم. کارایی بالای CNTFET با نوسان آستانه کمmV/dec  ۱۳۹، رسانایی متقابل بالای mS 27/1 و نسبت   برابر با ۱۰^۶ با تماس منبع /Ti خروجی Ti پس از فرآیند باز پخت ثانویه به آسانی حاصل می شود. بازده بالای ۷۴% ثبت شده است . براساس فرآیند ارائه شده، تعداد زیادی از CNTFETهای دارای کارآیی بالا برای بررسی پیشرفته خصوصیات الکتریکی CNTFETها در آینده به آسانی قابل تولید است.

ترانزیستورهای اثر میدانی نانو لوله کربنی با بازدهی کارآیی بالا

۱- مقدمه

در سالهای اخیر، برای کوچکتر کردن مقیاس شکل هندسی ترانزیستورهای اثر میدانی و اصلاح کارآیی ابزار، ترانزیستورهای اثر میدانی نانو لوله کربنی (CNTFET ها) توجه زیادی را بعنوان نماینده تکنولوژی دارای سیلیسیوم اضافی به خود جلب کرده است]۳-۱[. قطر نانو لوله کربنی تک دیواره(SWCNT) از nm1 تا nm2 تغییر می کند. ساختار شبه تک بعدی، تحرک حاصل را شدیداً افزایش می دهد. براساس مراجع، تحرک ذاتی SWCNT نیم رسانا در دمای اتاق می‌تواند از ۱۰۰/۰۰۰ cm₂ V^-1 s^-1 تجاوز کند و چند SWCNT دارای کارایی بالا حاصل شود]۶-۴[.

اغلب CNTFETهایی که تا بحال بررسی شده اند، همانگونه که در شکل ۱ (الف) نشان داده شده، ساختار ورودی بالا را پذیرفته اند]۶و۵[. CNTFET دارای ورودی بالا، یک فرآیند SWCNT اولیه و ورودی ثانویه است. مجرایSWCNTیا بوسیله فرآیند رشد در محل یا توسط فرآیند پوشش چرخشی ساخته می شود. در فرآیند رشد در محلSWCNT، کنترل کایرالیته و تعداد SWCNT به صورت عرضی میان منبع و خروجی هنوز دشوار است. علاوه براین، فلز تماسی منبع/ خروجی(S/D) معمولاً بجای فرآیند حک‌کاری خشک بوسیله فرآیند کنده شدن آرایش می‌یابد و دی الکتریک ورودی باید بوسیله تکنیک رسوبگذاری لایه اتمی رسوب داده شود تا پوشش سطحی خوب بر روی SWCNT ها حاصل شود. بنابراین واضح‌ترین موانع CNTFETهای دارای ورودی بالا چنین هستند: (۱) جریان نشتی (نفوذی) ورودی بالا که توسط فرآیند جهش( کنده شدن) منبع / خروجی در قسمت ورودی تا ناحیه همپوشانیS/D حاصل می شود و (۲) بازده تولید پایین ناشی از فرآیند پوشش چرخشی.

ما برای کاهش بیشتر جریان نفوذی در ورودی تا ناحیه همپوشانی S/D و افزایش بازده تولید CNTFETهای، فرآیند ورودی پایین محلی(LBG) با ورودی اولیه را ارائه داده ایم. الکترود ورودی بجای فرآیند کنده شدن نوعی توسط فرآیند حک‌کاری خشک آرایش می یابد. ساختار شماتیکی ابزار در شکل۱(ب) نشان داده شده است.  CNTFET– LBG پس از بهینه سازی فرآیند، با استفاده از یک فرآیند ساده پوشاندن چرخشی SWCNT ها می تواند به اهداف بازده بالا و کارآیی بالا برسند.

ترانزیستورهای اثر میدانی نانو لوله کربنی با بازدهی کارآیی بالا

۲- ساخت ابزار

ماده آغازگر یک سوبسترای سیلیسیومی بود که با اکسید (SiO₂) لایه ای با ضخامت ۱۵ نانومتر تشکیل شده در اثر اکسایش گرمایی و نیترید سیلیسیوم (Si₃N₄) با ضخامت ۱۵۰ نانومتر تشکیل شده بوسیله رسوبگذاری بخار شیمیایی فشار پایین (LPCVD) پوشیده شده بود. دو نوع توده (دسته) LBG تهیه شد که یکی poly-Si(60 nm)/Al₂O₃(10 nm)  و دیگری TiN(40 nm)/Si₃N₄(30 nm) بود. ورودی پلی سیلیسیومی ( poly-Si) با ضخامت nm60 با فرآیند LPCVD دوپ شده با فسفر در محل رسوبگذاری شد و به دنبال آن باز پخت گرمایی سریع در دمای  °C900‍ به مدت۲۰ ثانیه برای فعال کردن ماده دوپ کننده انجام شد. الکترود ورودی TiN با ضخامت nm40 بوسیله سیستم پوشش کاری کاتدی(کاتدپرانی) رسوبگذاری شد. ورودی پایین محلی پلی ـ سیلیسیومی بوسیله فرآیند حک کاری خشک آرایش یافت تا الکترودهای ورودی پایین محلی منحصر به فرد ایجاد کند در حالیکه ورودی پایین  محلی از جنس TiN بوسیله فرآیند کنده شدن آرایش یافت. برای کنترل ضخامت این دو توده LBG تا دقیقاً nm70 ، یک دی الکتریک ورودی AL₂O₃ با ضخامت nm10 با سیستم رسوبگذاری لایه اتمی(ALD) رسوب داده شد در حالیکه Si₃N₄ با ضخامت nm30 بوسیله فرآیند رسوبگذاری بخار شیمیایی با افزایش پلاسما(PECVD) رسوب داده شد.

CNT ها، SWCNT های AP-grad Carbolex هستند که به وسیله تکنیک تخلیه بار قوسی رشد
کرده اند و به صورت تجاری در دسترس می باشند. قطر متوسط  SWCNTها nm4/1، است که از شیوه تنفس شعاعی(RBM) اسپکتروسکوپی رامان با تفکیک بالا محاسبه می شود]۷[. در فرآیند پوشاندن چرخشی، mg25/0 پودر CNT در ml40 محلول دی  متیل فرمامید(DME) حل می شود و به دنبال آن به مدت ۲۴ ساعت فرآیند صوت افکنی انجام می شود. سپس، محلول بوسیله یک فرآیند دو مرحله ای بر روی سوبسترا چرخانده می شود. مرحله اول  rpm500(500 دور در دقیقه) به مدت ۱۰ ثانیه و مرحله دوم rpm 2500 به مدت ۶۰ ثانیه می باشد. هدف از مرحله اول سریع با چرخش پایین‌تر، توزیع SWCNT ها برروی سوبسترا بصورت یکنواخت می باشد. سرعت چرخش مرحله دوم به ارتفاع مرحله دوم توده های LBG بستگی دارد و بعداً توضیح داده خواهد شد.

ترانزیستورهای اثر میدانی نانو لوله کربنی با بازدهی کارآیی بالا

۳- نتایج و بحث

شکل ۲ خصوصیات انتقالی نوعی (I_d-V_g) در V1/0=V_d  برای LBG-CNTFET های دارای ورودی TiN کنده کاری شده را نشان می دهد. در V4= V_g جریان نفوذی ورودی بالای   A^8-10×۵ مشاهده گردید. این جریان نفوذی بالا می تواند بوسیله تصویر میکروسکوب پویشی الکترون (SEM) دارای برش عرضی در داخل شکل ۲ توضیح داده شود. در لبه LBG، به علت شکل باریک شده مقاومت نوری در فرآیند کنده شدن، یک گوشه محدب تیز وجود دارد. دیواره جانبی مقاومت نوری بوسیله فیلم TiN پوشیده خواهد شد و هنگامی که مقاومت نوری در استون حل می شود، این فیلم TiN پاره خواهد شد. گوشه محدب می تواند ارتفاع چند صد نانومتر داشته باشد. این گوشه محدب تیز منجر به رسوبگذاری دی الکتریک ورودی غیر همریخت می شود که به علت نازک شدگی دی الکتریک ورودی و افزایش میدان الکتریکی محلی منجر به جریان نفوذی ورودی بالاتری می شود. علاوه بر این، گوشه محدب تیز و بلند CNT را در طی فرآیند پوشاندن چرخشی مسدود خواهد کرد. تعداد زیادی از CNTها در لبه ورودی انباشته خواهد شد تا مسیر نشت (نفوذ) میان منبع و خروجی را ایجاد نمایند. جریان انحرافی بالای نشان داده شده در شکل ۲ نتیجه‌ای از مسیر نشست می باشد. این مشکل می تواند با استفاده از مقاومت نوری دارای شکل مقعر (تورفته) یا
T– شکل برطرف شود اما تشکیل آرایش ریز توسط مقاومت نوری ضخیم با شکل مقعر دشوار است.
علاوه بر این، بعد پایین واقعی هر دو شکل مقاومت نوری نمی تواند بوسیله SEM داخل خط بررسی شود. چون از فرآیند کنده شدن در تکنولوژی فرآیند mm2 صرفنظر می شود، این تحقیق تلاشی برای بهینه سازی فرآیند کنده شدن نمی باشد.

هنگامی که فرآیند ورودی اولیه LBG-CNTFET ها ارتفاع مرحله ای nm70-50 را ایجاد می کند، این ارتفاع مرحله ای ابتدا بعضی از CNT را به دام می اندازد و این CNT های به دام افتاده، سپس، در طی فرآیند پوشاندن چرخشی در عرض ناحیه ورودی پایین محلی به بیرون پرتاب می شوند. بنابراین، احتمال عبور CNT ها از ورودی در ناحیه میان منبع و خروجی به شدت اصلاح می شود. این نتایج به سرعت چرخش در مرحله دوم فرآیند پوشاندن چرخشی نیز بستگی دارد. این SWCNT ها نمی توانند به آسانی بوسیله LBG با سرعت چرخش پایین‌تر (rpm2000<)یا با سرعت چرخش بالاتر (rpm3000>) به دام بیفتند. شکل ۳ تصویر SEM یک CNT را که منبع و فلز خروجی را به هم متصل می کند، نشان می دهد. بر اساس تجربه ما، مناسب ترین ارتفاع مرحله ای حدود nm70-50، است. ارتفاع مرحله ای کوچکتر نمی تواند CNT ها را به نحو مؤثری به دام اندازد و ارتفاع مرحله ای بالاتر خیلی از CNT ها را انباشته
می کند. بازده LBG-CNTFETها پس از بهینه سازی فرآیند می تواند به بزرگی ۷۴% (۱۱۹ ابزار کاری از میان ۱۶۰ ابزار اندازه‌گیری شده) برسد.

علاوه براین، لایه بین سطحی و/ یا آلودگی نیز مقاومت تماسی را افزایش خواهد داد]۱۵[. بنابراین، مقاومت تماسی میانCNT ها و فلز S/D کارآیی الکتریکیLBG-CNTFET ها را بسیار کاهش می دهد. فرآیند PDA می تواند جاهای خالی با اندازه نانو را که بوسیله پوشش کاری کاتدی (کاتد پرانی) فلزS/D ایجاد شده به حداقل برساند ودر ناحیه تماسی Ti/CNT ها فلز کاربید تیتانیوم(TiC) تشکیل دهد تا تماس اهمی برقرار گردد]۱۶[. شکل ۶ نشان می دهد که فرآیند PDA مناسب می تواند I_on را ۶ برابر افزایش دهد. شکل‌های ۷ و ۸ خصوصیات انتقالی (I_d-V_g)LBG-CNTFET را که به ترتیب دارای نیکل(Ni) و کروم(Cr) به عنوان فلز تماسی می باشند، نشان می دهند. فرآیند PDA با منبع / خروجی Ni می تواند I_on را ۲ برابر افزایش دهد. به علت چسبندگی ضعیف و اثر رطوبت شدگی میان Cr وSWCNT ها، در ابزار دارای اتصال کروم هیچ اصلاح قابل تشخیصی وجود ندارد.

ترانزیستورهای اثر میدانی نانو لوله کربنی با بازدهی کارآیی بالا

۴- نتایج

یک  LBG-CNTFETجدید با فرآیند ورودی اولیه ارائه شده است. فرآیند CNTFET های دارای بازده بالا و کارآیی بالا با استفاده از فرآیند پوشاندن چرخشی SWCNT ها نشان داده شده است. فرآیند ورودی اولیه، ارتفاع مرحله ای nm70-50 را ایجاد می کند که احتمال عبور CNT ها را در سرتاسر ناحیه ورودی میان منبع و خروجی افزایش می دهد و جریان نفوذی ورودی را کاهش می دهد. بازده  LBG-CNTFET ها پس از بهینه سازی فرآیند به اندازه بالایی یعنی ۷۴% ثبت گردید.  LBG-CNTFET های با کارآیی بالا دارای نوسان زیر آستانه ای عالی mv/dec139، رسانایی متقابل بالای mS 27/1و نسبت بالای  I_on/I_off برابر با ۱۰^۶ توسط منبع / خروجی Ti پس از فرآیند PDA در دمای °C600حاصل شدند. در ادامه فرآیند ارائه شده، برای مطالعه پیشرفته خصوصیات الکتریکی  CNTFEها، تعداد زیادی از  CNTFETهای دارای کارایی بالا، در آینده به آسانی ساخته خواهند شد.