الف – پرداخت وجه بحساب وب سایت ایران ترجمه(شماره حساب)ب- اطلاع جزئیات به ایمیل irantarjomeh@gmail.comشامل: مبلغ پرداختی – شماره فیش / ارجاع و تاریخ پرداخت – مقاله مورد نظر --مقالات آماده سفارش داده شده پس از تایید به ایمیل شما ارسال خواهند شد.
قیمت
قیمت این مقاله: 48000 تومان
(ایران ترجمه - Irantarjomeh)
توضیح
بخش زیادی از این مقاله بصورت رایگان ذیلا قابل مطالعه می باشد.
شماره
۷۰
کد مقاله
ELC70
مترجم
گروه مترجمین ایران ترجمه – irantarjomeh
نام فارسی
تحلیل و شبیه سازی پردازنده‌های سیگنال دیجیتال زمان پیوسته
نام انگلیسی
Analysis and simulation of continuous-time digital signal processors
تعداد صفحه به فارسی
۴۵
تعداد صفحه به انگلیسی
۱۴
کلمات کلیدی به فارسی
پردازنده های سیگنال دیجیتال زمان پیوسته, فیلترهای دیجیتال زمان پیوسته, طیفهای کوانتیزه سازی, سیستمهای دیجیتال اسنکرون, پردازش سیگنال دیجیتال اسنکرون
کلمات کلیدی به انگلیسی
Continuous-time digital signal processors Continuous-time digital filters Quantization spectra Asynchronous digital systems Asynchronous digital signal processing
مرجع به فارسی
دپارتمان مهندسی برق، دانشگاه کلمبیا، نیویورک، ایالات متحده، الزویر
مرجع به انگلیسی
Signal Processing ; Analog Devices, Somerset, NJ , USA; Electrical Engineering Department, Columbia University, New York, USA, Elsevier
کشور
ایالات متحده
تحلیل و شبیه سازی پردازنده‌های سیگنال دیجیتال زمان پیوسته
چکیده
در این مقاله پردازنده‌های سیگنال دیجیتال که زمان پیوسته عمل می‌کنند بررسی شده‌اند. بوسیله مطالعات تحلیلی و شبیه سازی نشان می‌دهیم که با عمل کردن بدون تایمر نمونه‌برداری در مقایسه با سیستمهای- گسسته در زمان- مرسوم، توان خطای کوانیزه کردن درون باندی کاهش می‌یابد. ما یک هم- ارزی ارائه می‌دهیم که مطالعه پردازنده‌های سیگنال دیجیتال زمان پیوسته را تسهیل می‌کند و حالت ورودی‌های منفرد سینوسی و همچنین ورودی‌های با توزیع گوسی را با جزئیات بررسی می‌کنیم. توان خطای کوانیزه نمودن درون باندی، در مقایسه با یک سیستم کلاسیک نمونه‌برداری شده با درجه تفکیک یکسان، تا حداکثر ۲۵ دسی‌بل برای یک سیستم ۸ بیتی کاهش می‌یابد.
پردازنده‌های سیگنال دیجیتال (DSP) متداول در زمان گسسته و دامنه گسسته عمل می‌کنند. گسسته سازی دامنه برای بوجود آوردن امکان استفاده از سخت افزار دیجیتال، که تنها با صفرها و یک‌ها کار می‌کنند و در نتیجه ایمنی در برابر نویز و برنامه‌پذیری را موجب می‌شوند، ضروری است. همچنین امکان استفاده توسط سخت افزارهای دیجیتال با سیگنال کلاک را ایجاد می‌کند و علاوه بر آن تعداد محدودی داده فراهم می‌کند که می‌توانند در محیط دیجیتال ذخیره شوند. اما گسسته سازی زمان برای بهره‌برداری از یک سیگنال با دامنه گسسته سخت افزار دیجیتال الزامی نیست. ما DSPهایی را بررسی می‌کنیم که در زمان پیوسته (CT)]1[ عمل می‌کنند و برای پردازش به صورت بلادرنگ مورد استفاده قرار می‌گیرند. هدف اصلی ما این است که اصول چنین پردازشی را دریابیم تا توانایی‌های آنها را بوسیله تحلیل و شبیه سازی ارزیابی کنیم و آنها را با پردازنده‌های زمان گسسته مقایسه کنیم. مقالات زیادی در زمینه مسائل سخت‌افزاری مربوط بهDSPهای زمان پیوسته ارائه شده‌اند. برای نمونه، یک بررسی اولیه آزمایشگاهیDSPهای زمان پیوسته در]۲[ ارائه شده است و بررسی دقیق تجربی با استفاده از چیپ VLSI با طراحی سفارشی در]۳[ ارائه شده که توضیحات کامل آن در]۴[ موجود است. تعمیم ایده DSP زمان پیوسته به فیلترهای موج دیجیتال در]۵[ ارائه شده است و بکارگیری ایده DSPزمان پیوسته در حلقه‌های کنترلی دیجیتال در]۶[ توضیح داده شده است. با توجه به علاقه فزاینده به DSPهای زمان پیوسته در این مقاله سعی می‌نماییم تا نگاه جامعی به تفاوت‌های بین پردازش زمان پیوسته و پردازش‌های مرسوم ارائه نماییم و مزایای پردازش زمان پیوسته را نشان دهیم. این ارائه با نتایج شبیه سازی و تحلیلی در سطح سیستمی صورت می‌گیرد؛ خوانندگان علاقمند می‌توانند برای اطلاع از جزئیات اجرایی به مراجع فوق‌الذکر مراجعه نمایند ( مراجع بیشتر بعداً در بخش‌های مناسب در این مقاله معرفی خواهند شد).
…
۱-۱٫ پیاده سازی‌های متفاوت
ما با امتحان کردن ترکیبی آغاز می‌کنیم که به طور خاص مناسب DAC–DSP–CT ADCها می‌باشد، با نام فیلترهای دیجیتال. یک دلیل برای این مناسب بودن، مستقیم بودن پردازش ورودی بدون نیاز به نگهداری بلند مدت است. دو پیاده سازی FIR ممکن در شکل۳ مشخص شده‌اند. در شکل (a)3 سیگنال ورودی، که از این پس با نام (t)x به آن اشاره می‌گردد، بوسیله یک CT ADC به N شکل موج باینری تبدیل می‌گردد. CT ADC (و همه ADCهای این مقاله) فرض شده است که دارای حد آستانه‌های با فواصل یکنواخت می‌باشد، یعنی اینکه ADC معادل یک پله ساز یکنواخت است. مجموعه شکل موج‌های (t)bn توصیف دیجیتال از (t)x در زمان t می‌باشند. هر شکل موج(t)bn بوسیله N فیلتر CT FIR یکسان با وزن‌های و تأخیرهای CT، TD، پردازش می‌گردد. N خروجی فیلترهای CT FIR،Sn(t) در بلوک جمع زن وزنی CT ترکیب می‌گردند و وارد CT DAC می‌شوند که خروجی(t)y را می سازد، خروجی سیستم (t)y در شکل(a)3 با این فرض بررسی می‌شود که محدودیت اندازه کلمه متناهی در DSP وجود ندارد، و درجه تفکیک CT DACبه اندازه کافی می‌باشد که خروجی جمع زننده CT را کوتاه نکند. هر خروجی FIR بوسیله رابطه زیر تعریف می‌شود:
…
۱-۲٫ ملاحظات سخت افزاری
هردوی CT DAC و CT DAC بلوک‌های غیر مرسومی هستند که برای یک DAC–DSP–CT DAC لازم می‌باشند. یک CT DACمی‌تواند بعنوان یک ADC از نوع سریع(flash) در نظر گرفته شود که در آن مقایسه کننده‌ها همگی به صورت آزاد عمل می‌کنند. یک CT DACمی‌تواند از یک DAC معمولی نایکویست به همراه یک سیگنال قفلی(latching) غیر همزمان که در مسیر کلمه دیجیتال ورودی قرار می‌گیرد، تشکیل شود. پیاده سازی‌های متعددی برای هر دو این بلوک‌ها بوسیله این نویسندگان ]۴و۳[ و دیگران] ۱۴، ۱۰، ۹[ انتشار یافته است.
…
ساختار CT DSP می‌تواند با استفاده از یکDSP معمولی بعنوان الگوی اولیه بدست آید. برای مثال، می‌توان این موضوع را با بررسی شکل‌های۳ و ۶ مشاهده نمود، که در آنها نمونه‌های فیلترهای دیجیتال زمان پیوسته FIR و IIR با یک پیاده سازی معمولی برابری می‌کنند. این موضوع در]۵[ نیز نشان داده شده است که در آن پیاده سازی فیلترهای دیجیتال موج، یک‌‌ساختار مرسوم به یک CT DSPتبدیل شده و باعث بهبود کارکرد گشته است. در نهایت در]۱۴، ۳[ فیلترهای CTFIR بدون استفاده از هیچ ضرب کننده‌ای بر اساس طراحی‌های شکل(b)3 و ترکیب شمارنده افزایشی/کاهشی و ضرب کننده سری، ایجاد شده‌اند. روش‌های عبور غیر همزمان برای کنترل مناسب جریان زمان پیوسته سیگنال‌های دیجیتال مورد استفاده قرار گرفته‌اند. مرجع]۴[ را برای جزئیات بیشتر مشاهده نمایید. به صورت نظری هر ساختار فیلتر رایجی می‌تواند با تنها جایگذاری بلوک‌های دیجیتال رایج با نمونه‌های CT آنها، به صورت یک CT DSP پیاده سازی شود. در نتیجه تعداد ضرب کننده‌ها در هر دو روش به طور کلی یکسان است. بلوک‌های تأخیر رایج زمان گسسته با بلوک‌های تأخیر زمان پیوسته متناظر جایگذاری می‌شوند، همانگونه که در مثال شکل(a)3 مشاهده می‌شود. پیاده سازی‌های عملی چنین تأخیرهای زمان پیوسته به صورت مفصل مورد مطالعه قرار گرفته است و در]۱۸[ به آنها اشاره شده است. تنها یک جنبه پیاده سازی وجود دارد که برای آن این تناظر بین پیاده سازی‌های زمان گسسته و زمان پیوسته از هم گسسته می‌شود: تایمر. با اینکه تایمر یک بخش اساسی در هر پیاده سازی زمان گسسته می‌باشد در روش CT هیچ زمان سنجی وجود ندارد، در عوض پردازنده کاملاً بر اساس سیگنال‌ها عمل می‌کند. این موضوع همانگونه که قبلاً در مقدمه بیان شد، باعث اتلاف توان می‌گردد که با کاهش فعالیت ورودی، کاهش می‌یابد.
…
پردازنده‌های سیگنال دیجیتال زمان پیوسته
۲- سیستم معادل DAC– DSP– CT DAC
شکل(a)7 بلوک دیاگرام یک DAC– DSP– CT DAC را نشان می‌دهد، سیگنال از چپ به راست ابتدا از یک CT DAC Nبیتی و سپس از یک CT DSP عبور می‌کند. سیگنال از یک CT DSP به صورت یک کلمه P بیتی خارج می‌شود و سپس بوسیله یک CT DACM بیتی به فرم آنالوگ تبدیل می‌شود. DAC– DSP– CT DAC می‌تواند خطی یا غیر خطی، با حافظه یا بدون حافظه باشد. وضوح خروجی CTDACکه Mمی‌باشد ممکن است با درجه تفکیک خروجی CT DSP که P می‌باشد یکسان نباشد و مشخص کننده احتمال کوتاه کردن کلمه دیجیتالی می‌باشد. در بخش‌های بعدی این موضوع بیشتر مورد بحث قرار خواهد گرفت. شکل(a)7 از نظر ظاهری به شکل‌های(a)3 و ۶ نزدیک است ولی از آنجا که شکل(a)3 و (b)3 رابطه ورودی ـ خروجی معادل دارند این بحث به هر سه پیاده سازی قابل اعمال است و در واقع عمومی‌تر می باشد. همه بلوک‌ها در شکل(a)7 زمان پیوسته هستند؛ به طور خاص، هیچ نمونه برداری در CT DAC وجود ندارد و هیچ زمان سنجی بیت‌ها را در ثبات‌های CT DSP حرکت نمی‌دهد. وضوح هر بلوک در این تصویر مشخص شده است.
اولین قدم جهت‌‌ساده سازی شکل(a)7 آن است که در نظر داشته باشیم که هر CT DA، M بیتی حقیقی می‌تواند به صورت ترکیب سری یک DAC ایده آل(یعنی دارای تفکیک نامتناهی و خطی بودن کامل) و یک پله‌ای ساز با وضوح M بیت نشان داده شود، همانگونه که در شکل(b)7 نشان داده شده است. رابطه ورودی ـ خروجی یکسان است، هر دو یک ورودی با عرض P بیت دریافت می‌کنند و یک سیگنال آنالوگ در خروجی ایجاد می‌کنند که دامنه آن به تعداد محدودی سطح محدود شده است، که این تعداد به قدرت وضوح M بیتی مربوط می‌باشد.
…
پردازنده‌های سیگنال دیجیتال زمان پیوسته
۳- پله‌ای ساز زمان پیوسته ورودی‌های قطعی متقارن
همانگونه که در بخش ۱ اشاره شده باند مورد نظر برای یک سیستم رایج، که در شکل(a)1 نشان داده شده است می‌باشد. در نتیجه سیستم CT DAC-DSP-DACکه سیستم رایج با آن مقایسه می‌شود، خروجی (t)y آن در بازه فرکانسی یکسان بررسی خواهد شد. تحلیل بخش قبلی و شکل(d)7 به ما این انگیزه را می‌دهد که در اولین قدم در تحلیل چگونگی عملکرد بر روی ورودی یک CT DAC-DSP-DAC ، به مطالعه پله‌ای سازی در حالت زمان پیوسته بپردازیم. در نتیجه پله‌ای سازیCT در اینجا ، با توجه به طیف(t)q حداکثر تا فرکانس داده شده بررسی خواهد شد. ( جهت مقایسه با سیستم رایج).
گرچه پروسه درون یک پله‌ای ساز CT غیر خطی می‌باشد، خروجی می‌تواند برای گروه‌های خاصی از ورودی‌ها به صورت فرم بسته بدست آید. این بخش پله‌ای سازی CT گروه خاصی از ورودی‌های قطعی متقارن را تحلیل می‌کند، که در زیر توصیف شده‌اند، و بر روی ورودی‌های سینوسی یکتا با دامنه دلخواه تمرکز می‌کند. ورودی‌های سینوسی یکتا قبلاً بوسیله کلاویر ]۲۰[ مورد بررسی قرار گرفته‌اند، با این فرض که دامنه ورودی سینوسی دقیقاً عددی صحیح از سطوح پله‌ای ساز است. روش در نظر گرفته شده فرض می‌کند که دامنه ورودی سینوسی مشخص شده است و پله‌ای ساز N بیتی به گونه‌ای طراحی شده که کاملاً متناسب با ورودی سینوسی باشد. اما، این باعث یک محدودیت مهم بر روی شکل موج خطا نزدیک به قله‌های سیگنال سینوسی می‌گردد که خطا را دقیقاً در این نقاط به صفر می‌رساند.
نتایج قبلی ما در زیر خلاصه شده‌اند. خواننده برای جزئیات نحوه بدست آوردن نتایج به مرجع]۱۲[ مراجعه نماید. توجه کنید که این روش با روش توابع بسل که در]۲۲،۲۱[ آورده شده یا با توابع مشخصه عمومی سازی شده در]۲۳[ متفاوت است.
رابطه ورودی ـ خروجی یک پله‌ای ساز یکنواخت در شکل۸ نشان داده شده است. پله‌ای ساز در بازه]۱ ۱-[ گنجانده شده است برای ورودی و خروجی، و این کار باعث ایجاد اندازه پله N2/2 = می‌شود. شکل۹ شکل موج‌های نمونه در ورودی و خروجی یک پله‌ای سازیCT را نشان می‌دهد. تصویر بالایی در شکل ۹ برای ورودی سینوسی است؛ ورودی پایینی نیز تقارن مورد نیاز را تأمین می‌کند، با تعقیب مابین t=0 و t=T/4، که T=1 و یک ثابت است ( در اینجا برای عمومی سازی آورده شده است، برای جزئیات بیشتر به]۱۲[مراجعه کنید). باقیمانده شکل موج بوسیله تقارن ساخته می‌شود.
هردو سیگنال ورودی در شکل۹ دارای دامنه A=XMAX می‌باشند که XMAX حداکثر دامنه‌ای است که تقارن فرد در خصوصیات انتقال را حفظ می‌کند (شکل۸ را مشاهده کنید). برای یک پله‌ای ساز N بیتی یکنواخت میان-گامی نرمال شده، همانند آنچه که در شکل۸ آمده است، XMAX به صورت زیر است:
…
۳-۱٫ ورودی سینوسی
حالت خروجی یک پله‌ای سازی N بیتی با ورودی سینوسی با دامنه دلخواه A در مرجع]۱۲[ بررسی شده است. این حالت در اینجا دوباره بررسی خواهد شد زیرا نتایج با جزئیات بیشتر ارائه شده است و منجر به بحث گسترده‌تری می‌شوند. از مرجع]۱۲[ داریم که، مقادیر di برای یک سیگنال سینوسی با دامنه A که از یک پله‌ای ساز میان ـ گامیN بیتی با اندازه گام بیتی با اندازه گام عبور می‌کند، برابرند با:
…
پردازنده‌های سیگنال دیجیتال زمان پیوسته
۴- پله‌ای ساز زمان پیوسته ورودی‌های گوسی
یک گروه پیچیده‌تر از سیگنال‌ها که باید مدنظر قرار بگیرند آنهایی که هستند که دارای یک تابع چگالی احتمال گوسی در دامنه می‌باشند که به فرکانس محدود شده است]۱۲[. بنت(Bennet)]26[ توصیف دقیقی از نویز سفید گوسی باند محدود که از یک پله‌ای ساز زمان پیوسته N بیتی گذشته، ارائه نموده است. او اندازه منطقه بدون اضافه بار پله‌ای ساز را ۴ برابر اندازه rms ورودی تعریف می‌کند، که احتمال اضافه بار را بسیار کم می نماید]۲۷[. تحلیل او از ورودی‌های با طیف قدرت مسطح می‌تواند به گونه ای گسترش یابد که شامل همه ورودی‌های گوسی باند محدود شود. عبارت حاصل برای Psd نرمال شده خروجی پله‌ای ساز زمان پیوسته برابر است با (مرجع]۱۲[ را برای جزئیات و توضیح دوباره عبارت‌ها مشاهده نمایید):
…
پردازنده‌های سیگنال دیجیتال زمان پیوسته
۵- ورودی دو نوایی (Two-tone)
نمایش یک آزمایش دو نوایی در شکل ۱۷ مشاهد می‌شود با این هدف که مقایسه‌ای دیگر بررسی شود که در آن طیف خروجی به صورت شهودی درک می‌گردد. با در نظر گرفتن دو نوا در فرکانس‌های ۱¦ و ۲¦ درون سیستم غیر خطی نواهای خروجی به صورت با اعداد صحیح m و n بدست می‌آیند[۲۲]. نمودار بالایی در شکل ۱۷ نشان دهنده طیف خروجی یک پله‌ای ساز زمان پیوسته ۴ بیتی با ورودی در فرکانس‌های kHz 1/1 می‌باشد. دوره تناوب مشترک ms10 است که متناظر با فرکانس Hz می باشد.
…
پردازنده‌های سیگنال دیجیتال زمان پیوسته
۶- نتیجه گیری
در این مقاله تحلیلی بر پر دازنده‌های سیگنال دیجیتال که در زمان پیوسته عمل می‌کنند، ارائه شد. ما کاهش خطای پله‌ای سازی درون باندی را از طریق مقایسه یک CT DAC-DSP-DAC با یک سیستم نمونه‌برداری شده نایکویستی برای ورودی‌های خاص، کمی سازی کردیم. کاهش خطای درون باندی ناشی از عدم نمونه‌برداری و در نتیجه عدم وجود مشابه نمایی در CT DAC-DSP-DACپیشنهادی می‌باشد. ما یک سیستم هم ارزی بدست آوردیم تا تحلیل یک سیستم CT DAC-DSP-DACرا ساده کنیم. این ساده سازی ، مقایسه با سیستمهای DSP رایج را به مطالعه پله‌ای ساز‌ها و طیف خروجی آنها در یک بازه فرکانسی مورد نظر، تقلیل می‌دهد.
برای سیگنال‌های سینوسی یکتا کاهش خطای پله‌ای سازی درون باندی بسته به اندازه دامنه تغییر می‌کند، با این وجود برای یک سیستم ۸ بیتی حداقل بهبود برای دامنه‌های بزرگ و فرکانس‌های نسبتاً زیاد، برابر باdB10 است، هنگامی که مؤلفه‌های اغتشاش کمی درون باند قرار می‌گیرند. برای ورودی‌های گوسی، هنگامی که برای قرارگیری در بازه ورودی CT DAC به صورت مناسب تغییر اندازه داده شده‌اند، کاهش توان خطای پله‌ای سازی درون باندی برای یک سیستم با یک CT DAC8 بیتی، نزدیک به dB25 می‌باشد. این بهبودها ناشی از اطلاع دقیق CT DAC-DSP-DACها از زمان گذر ورودی از سطوح پله‌ای ساز می‌باشد.
لطفا به جای کپی مقالات با خرید آنها به قیمتی بسیار متناسب مشخص شده ما را در ارانه هر چه بیشتر مقالات و مضامین ترجمه شده علمی و بهبود محتویات سایت ایران ترجمه یاری دهید.
